Pub. No.: 01-068853 [JP 1068853 A] Published: March 14, 1989 (19890314)

Inventor: KANEKO TADASHI

SUDO KIYOSHI

Applicant: FUJITSU LTD [000522] (A Japanese Company or Corporation), JP (Japan)

Application No.: 62-227020 [JP 87227020] Filed: September 10, 1987 (19870910) International Class: [4] G06F-012/06

JAPIO Class: 45.2 (INFORMATION PROCESSING -- Memory Units)

Journal: Section: P, Section No. 892, Vol. 13, No. 284, Pg. 19, June 29, 1989 (19890629)

ABSTRACT

PURPOSE: To shorten the queuing time of a CPU, by checking the start of write at every stage of interleave and starting the read data transfer report to the CPU and a read data holding means after confirming that the stage is idle.

CONSTITUTION: An interleave control part 11 is provided with a read data holding means 13 where read data from memory banks 1-4 is held and a control means 12, and this control means checks the start of write it every stage of interleave and starts the read data transfer report to CPUs 5-8 and a read data holding means 13 after confirming that the stage is idle. Thus, when overlapping between transfer of read data and that of write data is forecasted, read data is held in the read data holding means 13 and its transfer can be delayed with one stage as the unit, and the queuing time of CPUs 5-8 is shortened as much as possible.

⑩ 日本国特許庁(JP)

10 特許出願公開

@ 公 開 特 許 公 報 (A) 昭64-68853

@Int_Cl_4

識別記号

庁内整理番号

每公開 昭和64年(1989) 3月14日

G 06 F 12/06

Q-8841-5B

審査請求 未請求 発明の数 1 (全7頁)

図発明の名称 メモリ制御方式

> ②特 願 昭62-227020

砂出 願 昭62(1987)9月10日

⑫発 明 者 古 金

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 正

⑫発 明 者 須 藤

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 湇

内

⑪出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 井桁 貞一

1. 発明の名称

メモリ制御方式

2. 特許請求の範囲

(1)記憶部の各メモリバンク (1~4) に対する プロセッサ(5~8)からの並列アクセスを処理 するインタリーブ制御部(11)を備えたメモリ 制御方式において、

メモリバンク(1~4)からのリードデータを 保持するリードデータ保持手段(13)と、

インタリーブの各ステージ毎にライトの起動を チェックし、ステージが空いていることを確認し たのちにプロセッサ (5~8) へのリードデータ 転送通知及び前配リードデータ保持手段 (13) の起動を行う制御手段(12)とを、

インタリーブ制御部(11)が備えることを特 徴とするメモリ制御方式。

(2)各プロセッサ (5~8) の優先度をインタリ ーブ制御よりも優先させるプロセッサ優先度処理 部(15)を備えたことを特徴とする特許請求の

範囲第1項に記載のメモリ制御方式。

3. 発明の詳細な説明

(概 要)

本発明は、インタリーブ制御を行うデータ処理 装置において、データの書込みと読出しとを同一 のデータバスで行うメモリ制御方式に関し、

プロセッサ (以下、CPUと呼称する) の待ち 時間を可能な限り短縮し、高速かつ効率的な処理 を塞行することを目的とし、

メモリバンクからのリードデータを保持するリ ードデータ保持手段と、インタリーブの各ステー ジ毎にライトの起動をチェックし、ステージが空 いていることを確認したのちにCPUへのリード データ転送通知及び前配リードデータ保持手段の 起動を行う制御手段とを、インタリーブ制御邸が 備えるように構成する。

〔産業上の利用分野〕

本発明は、少なくとも1個以上のCPUと複数

個のバンクに分割されたメモリで構成され、インタリーブ制御を行うデータ処理装置のメモリ制御 方式に関し、特に、データの書込みと説出しとを 同一のデータバスにより時分割で行うメモリ制御 方式に関する。

データ処理装置の主記憶等で、アクセスを高速化するため、メモリを複数のパンクに区分して、それらのメモリバンクに並列アクセスを行う方法が行われている。メモリ内のアドレスが連続しているとアクセスはシリアルになるので、アドレスの下位ピットをふり分けてメモリを区分したものがメモリバンクで、それらの並列アクセスを管理するために、交互処理を行うインタリーブ制御部が介設されるのが普通である。

(従来の技術)

通常、メモリバンクに対するアクセスラインは CPUが複数であっても、1本のアドレスバスと 1本のデータバスとで形成されていて、その1本 のアドレスバスをインタリーブ制御部が制御して

3

なインタリーブ制御では、リードデータの転送と ライトデータの転送が重なると予想される場合、 リードデータを優先させるようになっている。

(発明が解決しようとする問題点)

しかし、上記従来の方式では、ライトデータの 転送が大幅に待たされることがあり、処理全体も 極めて級優になる可能性がある。

第6図は、従来のインタリーブ制御の一例を示すタイミングチャートである。1サイクルとはのますタイミングチャートである。1サイクルとはの最少時間間で、第6図においては、これを切りて、対応する4つのステージに区切りて、対応するようになっている。但してスタリーブ制御部場合は次のステージで直出して、カーブに号を起動できるが、流出テージなければリードストローブ信号を起動できるか、第1サイクルの結果、第6図に示すように、第1サイクルのもも、第6図に示すように、第1サイクルというにはいまりに、第1サイクルのもも、第1サイクルのように、第1サイクルのように、第1サイクルのように、第1サイクルというには、第6図に示すように、1サイクルとはは、1サイクルというには、1サイクルというには、1サイクルというには、1サイクルというには、1サイクルというには、1サイクルとは、1サイクルというには、1サイクルというには、1サイクルというには、1サイクルとは、1サイクルは、1サイクルとは、1サ

いる。

第5 図は、従来のメモリ制御方式の一例を示す 構成図である。第5 図において、記憶部は4個の メモリバンク1~4で構成され、これらを4個の CPU5~8が使用するようになっている。記憶 部とCPU倒との間は、1本のアドレスバス9と 1本のデータバス10で接続されていて、それら のバスはメモリバンク1~4及びCPU5~8に 並列に分岐接続されている。インタリーブ制御部 11はアドレスバス9上に配設されていて、アドレス信号と制御信号とを管理する。

上記のようなインタリープ制御方式では、本質的にデータバス10が1本なので、メモリバンクからCPUへのリードデータの転送とCPUからメモリバンクへのライトデータの転送とが重なる場合、いずれかのアクセスの起動を延期させなければならない。メモリとしては、読出しはリードストローブを受信すると直ちにデータをバスに乗せることができるが、書込みはクロックと同期したサイクルで行わなければならないので、一般的

4

初頭にCPU1及びCPU2からリードが起動さ れると、それらは第1ステージ (S1) 及び第2 ステージ (S2) に受付処理され、3ステージ後 の第 4 ステージ (S 4) 及び第 2 サイクルの第1 ステージ (S1′) でメモリバンクからそれぞれ のデータを読み出されるが、同じ第1サイクル内 にCPU3及びCPU4からライトが起動された としても、データバスをリードに優先させる設定: に従って第2サイクルの第1ステージ(S l ') 以後になり、しかも書込みはライトのサイクルに 従うので、インタリーブ制御部としては第2サイ クルの第 3 ステージ (S 3 ′) と第 4 ステージ (S4′) にライトストローブを起動し、それぞ れ次のステージでデータをバスに乗せることにな る。このように、従来の方式では、第1サイクル でCPU4の起動したライトが、何と第3サイク ルに持越されるという事態も起り得るほどで、全 体的な処理が極めて緩慢になる。

本発明は、このような問題点に鑑みて創案されたもので、CPU側の待ち時間を可能な限り短縮

し、高速かつ効率的な処理を実現するメモリ制御 方式を提供することを目的としている。

(問題点を解決するための手段)

本発明において上記値部の各メモリーブ制御の 手段は、CPUから記憶部の各メモリーブ制御的 を強えたメモリ 制御方保持するインタリーブ制御ン を論えたメモリ制御方保持するインタリーブバ保持 からのリードデータを保持するテージのであるといる。 を動きたメモリークのリージのでいると を動きたいて、アリークのでいると を動きたいて、アリークののリーを を記述したのと、アリークののは を記述したののののでであると、 を記述したののののでは、 を記述が強いないない。 を記述が強いないが、 を記述が、 のと、インタリーブののは のと、インタリーでのにより、 でいるといるのとないが、 のとない、 のと、インタリーでいいが、 のと、よるものとする。 のと、よるものとなるののではよりまる。 ののののではないない。 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 ののでは、 ののでは、

(作用).

本発明では、インタリーブ制御部内の制御手段

以下、図面を参照して、本発明の実施例を詳細に影明する。

が、各ステージ毎にライトの起動をチェックし、 リードデータの転送とライトデータの転送が重な

ると予想される場合、読み出したリードデータを

リードデータ保持手段で保持し、その転送を1ス

テージ単位で待たせることができるようにして、

CPUの待ち時間を極力短縮するものである。

(実施例)

第1図は、本発明を実施したメモリ制御方式の一例を示す構成図である。前記従来例と同様に、第1図においても、記憶部は4個のメモリバンク1~4で構成され、これらを4個のCPU5~8が使用するようになっていて、記憶部とCPU部との間にはインタリーブ制御部11が介設されている。インタリーブ制御部11は、制御手段12とリードデータ保持手段13とを内蔵している。

リードデータ保持手段13は、データバス10 上に配設され、制御手段12からのクロック信号

7

により、メモリバンク1~4からインタリーブされて出力されるリードデータを先着類に保持し、同じく制御手段12からのドライブ信号により、保持しているリードデータを前記先着類にデータバス10に出力する。

8

リードデータ保持手段13ヘクロック信号を出力 し、メモリバンクからのリードデータを保持させ ると共に、CPUからのライトストローブ信号を 受取って、下記の判断と動作を行う。

第2図は、上記実施例のインタリーブ制御部の動作手順を示すフローチャートである。第2図において、制御手段12は、まずフローの第1段で制御信号、アドレス信号及びライトストローブ信号を受取ると、現在のアクセスがリードであるかライトであるかチェックする。ライトであれば、次のステージでそのままメモリライトを開始し、ライトデータを受信して、2ステージ後にメモリ素子にデータを数込めばよい。

アクセスがリードの場合は、フローの第3段として、アドレス指定されたメモリのリードを次のステージで開始し、フローの第4段として、2ステージ後に、リードデータ保持部13にクロック信号を出力してメモリからのリードデータを保持させる

ここで、制御手段12は1ステージ前にライト

ストローブを受信していないか起動をチェックしてフロー第5段の判断を行い、CPUからライトストローブがアサートされていなければ、リードデータの転送とライトデータの転送が同一ステージで重ならないものとして、フローは下方へ分岐し、3ステージ後、制御手段12はリードデータ保持部13にドライブ信号を出力して、リードデータを以後の各ステージで先着順にCPUへ転送する。

前記フロー第5段の判断で、CPUからライトストローブがアサートされている場合、フローは右方へ分岐して、その間制御手段12はリードデータ保持部13にドライブ信号を出力せず、またCPUへもリードストローブ信号を出力せずに、リードデータ保持部13の内容をそのまま保持させて、データバス10によりライトデータを転送させ、ライトストローブがネゲートされてデータバス10が空くステージまで待ったのち、リードデータを先着頃にCPUへ転送する。

第3図(a) は連続リードのタイミングを示す 図である。第1サイクルの第1ステージ (S1) でCPU1がリードサイクルを起動すると、制御 手段12が2ステージ後にクロック信号を発し、 メモリバンクからのリードデータをリードデータ

第3図は上記のインタリーブ制御の一例を示す

タイミングチャートで、サイクル及びステージの

設定と、 想込み/読出しのタイミングは第6図の

場合と同じである。

メモリバンクからのリードデータをリードデータ 保持部13に保持させ、3ステージ後の第4ステージ(S4)にドライブ信号とリードストローブ 信号を出力して、CPU1へリードデータを転送 する。CPU2以下も同様にメモリリードする。

第3図(b) は連続ライトのタイミングを示す 図である。各CPUは、ライト起動をかけたステージでライトストローブ信号を出力し、次のステージでライトデータを転送する。

第3図(c) は、ライトとリードとが混在する タイミングを示す図である。CPU1とCPU2 の要求したリードデータは、それぞれ2ステージ

1 1

後にはリードデータ保持部13に保持されるが、第3ステージ(S3)及び第4ステージ(S4)でライトストローブ信号が出力されているので、ドライブ信号とリードストローブ信号は、第2サイクルの第2ステージ(S2′)及び第3ステージ(S3′)まで待たされ、リードデータの転送は2ステージ分待たされる。しかし、従来リード又はライトが1サイクル(4ステージ)分待たされていたのに比較すると、処理は高速化されている。

ところで、あるCPUがライトを起動しようとしたとき、そのライトデータの転送とそれ以前に起動された別なCPUのリードデータの転送とが重なる場合に、本発明ではライトデータの転送が低失されるが、仮にリードを起動した方のCPUの優先でが、ないような場合、CPU も高い場合がある。このような場合、CPU なりも高い場合がある。このような場合、CPU なの優先度をインタリーブ制御よりも優先させるため、本実施例では、CPU 5 ~8 の上位に、CPU 6 欠度処理部 1 5 が配設されている。

1 2

第4図は、本発明のアクセス権決定手順の一例 を示すフローチャートである。第4図に示すよう に、まずCPU優先度処理部15が、CPUの優 .先順位に従って、アクセスを起動するCPUiを 決定し、そのアクセスがリードであれば無条件に リードサイクルを起動させる。当該CPUiのア クセスがライトの場合、次ステージが他のCPU **うのリードデータ転送のタイミングであるか、又** はリードデータ転送を待っているCPU」が存在 すれば、CPUiの優先順位をCPUjの優先順 位と比較する。それ以外は、ライトサイクルを起 動する。前記比較の結果、当該CPUiが優先度 を有している場合も、ライトサイクルを起動する。 比較の結果、次CPU」の優先順位が高い場合は ライトサイクルの起動を1サイクル待機させる。 即ち、インタリーブ制御によるCPUiのライト 優先権よりもCPUJのCPU優先度を重視した 決定となる。

(発明の効果)

以上述べたように、本発明によれば、CPU側の待ち時間を可能な限り短縮し、高速かつ効率的な処理を実現するメモリ制御方式を提供することができる。


4. 図面の簡単な説明

- 第1図は本発明の一実施例の構成図、
- 第2図は本発明のフローチャート、
- 第3図は実施例のタイミングチャート、
- 第4図は本発明の別な実施例のフローチャート、
- 第5図は従来例の構成図、
- 第6図は従来例のタイミングチャートである。
- 1~4;メモリバンク、
- 5~8; プロセッサ (CPU)、
- 9;アドレスバス、
- 10;データバス、
- 11:インタリープ制御部、
- 12;制御手段、
- 13;リードデータ保持手段、


14; 54 トデータパッファ、

15: プロセッサ (CPU) 優先度処理部。

代理人 弁理士 井 桁 頁 一 字符



本発明の一実施例の構成図 第 **1** 図



-358-

リードテータ 保格接段に メモリからのリードデータを使用の保持


70~7倍号土力

メモリリード 関名

リードデ-タ保持段が 老権項にリードデ-タを 【つずつ較送


リードストロ-ブ ドライフ[。] 信号を出力、

→11×210-7 € ステン質



一路34イグラー	S1 S2 S3 S4 S1 S2 S3 S4 S7 S2 S3 S4						CPU3 CPUL
第2サイフル	, 2%	CPU3 CPU4	CPU3 CPUQ				3
	, S,	Ö	ê				
5	S2						- 2
	જ				CPU1 CPU2		Chas
اد	24				<u>§</u>		CPU1 CPU2
171	S						
第1 サイクル	52	CPU2				•	
账	S	CPU1					
		アドレス,刺的信号 CPU1 CPU2	71k Zka-7"	70~7 宿号	リードスローブ	ドライブ信号	データバス

従来例のタイミンブチャート **第6区**



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
☐ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.